17/01/2012 - Nuevos materiales, 3D y estructuras ultrafinas para la nueva generación de chips

Menéame

A pocos meses de la llegada del ‘Ivy Bridge’ Tri-Gate de Intel, investigadores de Harvard y Purdue presentan un dispositivo basado en transistores que conjugan una estructura en 3D y materiales semiconductores alternativos al silicio.

Las dos grandes tendencias en materia de chips por las que industria y comunidad científica avanzan hacia la miniaturización del silicio podrían confluir en un solo dispositivo. Esa es la promesa de un equipo de investigadores de las universidades de Harvard y Purdue que presentó en el Encuentro Internacional de Dispositivos Electrónicos (IEDM, celebrado en diciembre en Estados Unidos) una propuesta de chip que integra el uso de nuevos materiales en los canales por los que circulan las cargas dentro de los transistores con la utilización de estructuras tridimensionales que mejoran la electrostática, permiten controlar mejor su tránsito y minimizan los escapes de carga que se acentúan con medidas inferiores a 22 nanómetros.

Los transistores presentados por estos científicos están formados por unos cables nanoscópicos que no están hechos de silicio, sino de otros semiconductores: arseniuro de indio y galio sobre un sustrato de fosfuro de indio, revestidos de óxido de aluminio. El dispositivo se ha creado utilizando el método ’top-down‘, en el que los nanocables son generados mediante el grabado fotolitográfico de las obleas de material semiconductor,  en oposición al sistema ’bottom-up‘, donde el material se autoensambla 'de abajo a arriba’ para formar las estructuras.

Peide Ye, coordinador del trabajo que ha dado lugar a este sistema y profesor de la Escuela de Ingeniería Eléctrica y Computación de la Universidad de Purdue (EE.UU.), afirma que su sistema es “compatible con los procesos de fabricación convencionales”, lo que podría facilitar la adopción por parte de la industria de estos dispositivos tridimensionales.

El uso de materiales semiconductores alternativos al silicio para aumentar el rendimiento, y el uso de una estructura tridimensional para reducir la potencia, son dos caminos generalmente independientes que en este caso convergen en la propuesta de los investigadores. Sin embargo, pese a lo prometedor del avance, esta tecnología tendrá que superar aún importantes retos técnicos y económicos antes de poder incorporarse a nuestros móviles u ordenadores portátiles.

Los materiales semiconductores llevan décadas utilizándose para la creación de microprocesadores, memorias, circuitos y todo tipo de componentes electrónicos. Entre ellos, el silicio ha destacado siempre, debido a su abundancia y disponibilidad. Aunque aún es un material tecnológicamente vigente, otros semiconductores combinados en diferentes aleaciones e integrados en los futuros transistores están llamados a complementar sus ventajas y a facilitar los saltos a nuevos nodos tecnológicos. Las nuevas generaciones de chips se caracterizan por un tamaño cada vez más reducido de sus componentes y una mayor movilidad de las cargas eléctricas a través de ellos, lo que aumenta la velocidad de los dispositivos que los emplean.

Hace diez años, los ordenadores funcionaban con procesadores de 130 nanómetros que hoy día se han reducido a 32 o incluso a 22 nanómetros, si se cumple el anuncio de Intel de poner a la venta sus procesadores Ivy Bridge Tri-Gate en abril de este año. Estos procesadores integran millones de transistores que, en lugar de una estructura planar convencional, presentan una en 3D, al igual que los del equipo de Ye. La diferencia estriba en que estos últimos se han basado en nanotubos para desarrollarla, en lugar de en una estructura en forma de ‘aleta’ como la de Intel.

Hoy en día, sin embargo, los transistores más corrientes en circuitos digitales y analógicos siguen siendo los de estructura planar, que funcionan permitiendo o impidiendo el paso de la corriente como si de un interruptor se tratase. Estos, a su vez, incluyen dos tipos de transistores complementarios para contribuir al paso de la corriente: los ‘tipo n’, en los que los conductores de corriente son electrones, y los ‘tipo p’, en los que los conductores son huecos (cargas eléctricas positiva generadas por la ausencia de electrones).

En este caso, el equipo liderado por Ye no solo ha demostrado que es posible reducir la longitud de la puerta de sus transistores de estructura tridimensional hasta los 50 nanómetros -controlando con éxito los indeseados efectos de canal corto-, sino que, gracias a la miniaturización, ha conseguido al mismo tiempo incrementar la corriente que transporta electrones entre los nodos del circuito. Sin embargo, tal y como señala Francisco Gámiz, catedrático del departamento de Electrónica y Tecnología de Computadores de la Universidad de Granada, los huecos siguen siendo su asignatura pendiente, ya que este dispositivo “es solo conductor de electrones, es decir, carece de canal p”, lo cual generaría un desequilibrio en su conjunto.

Además, Gámiz observa que el revestimiento de este dispositivo es muy grueso, lo cual supone también una desventaja. “Dicen que podrían reducirlo, pero habría que comprobarlo", asegura el catedrático.
 

Más de un centenar de alumnos, desde 3º de ESO hasta universitarios, procedentes de todas las provincias de Castilla y León, además de Asturias y País Vasco, participan mañana en la semifinal regional de ASTI Robotics Challenge, el principal reto de robótica educativa del país, que celebra este año su décimo aniversario. El encuentro está impulsado ...

El Palacio de Zurbano acogió el pasado 26 de febrero una nueva edición de INFRABIM, el encuentro organizado por el Colegio de Ingenieros Técnicos de Obras Públicas de Madrid(CITOP Madrid)y ZIGURAT Institute of Technology, con la cesión del espacio por parte del Ministerio de Transportes y Movilidad Sostenible. La jornada registró un elevado nivel ...

El centro tecnológico Eurecat y la startup catalana BioEclosion presentan en el Mobile World Congress el desarrollo de una nueva plataforma portátil que actúa como un laboratorio de bolsillo con capacidad analítica para realizar diagnósticos in vitro y que permite obtener resultados en aproximadamente 10 minutos.

El nuevo dispositivo, que se puede ...

En un contexto marcado por la evolución de los costes energéticos y un entorno regulatorio cada vez más exigente, las organizaciones buscan soluciones eficientes que no impliquen interrupciones significativas, ni inversiones elevadas. En este escenario, el mantenimiento emerge como una herramienta estratégica, pudiendo llegar a reducir el consumo energético más de un 15% sin necesidad de ...

El Aula Magna de la Escuela de Ingenierías Industriales de Valladolid acogerá, el próximo miércoles 4 de marzo a las 18:00, la presentación del libro “La huella de Federico Cantero Villamil en la sociedad e industria de Castilla y León (1874-1946)”, obra que documenta la extraordinaria trayectoria del ingeniero Federico Cantero Villamill, y que aspira a propiciar nuevas investigaciones históricas de ...